

神奈川県川崎市中原区上小田中1015番地

@Int.Cl.4

識別記号

庁内整理番号

❸公開 平成1年(1989)5月10日

H 01 L 27/04

H-7514-5F

審査請求 未請求 発明の数 1 (全6頁)

9発明の名称 半導体集積回路

②特 頤 昭62-276321

❷出 頤 昭62(1987)10月30日

@発明者 岡田

宏 稔

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

砂代 理 人 弁理士 井桁 貞一

明 細 書

- 発明の名称
 半導体集積回路
- 2. 特許請求の範囲
- (1) チップ内部に内部回路を有し、

該内部回路には入力論理信号や少なくとも高低2つの電源電圧が、それぞれの入力ピンを介してチップ外部から印加される半導体集積回路において、

前配、入力論理信号の入力ピンと内部回路と の間に入力抵抗増大手段を設け、

該入力抵抗増大手段は、前記高低2つの電源 電圧の少なくとも何れか一方の電圧変動に応答 して動作し、

核入力ピンと内部回路間の抵抗値を増大させることを特徴とする半導体集積回路。

(2)前記入力抵抗増大手段は、トランスミッションゲートからなり、該トランスミッションゲー

トのNチャネルトランジスタのゲートを前記高 電源電圧に接続するとともに、 該トランスミッ ションゲートのPチャネルトランジスタのゲー トを前記低電源電圧に接続したことを特徴とす る特許請求の範囲第1項記載の半導体集積回路。

- (3) 前記入力抵抗手段は、Nチャネルトランジス タからなり、該Nチャネルトランジスタのゲー トを前記高電源電圧に接続したことを特徴とす る特許請求の範囲第1項記載の半導体集積回路。
- (4) 前記入力抵抗手段は、Pチャネルトランジス タからなり、該Pチャネルトランジスタのゲー トを前記低電源電圧に接続したことを特徴とす る特許請求の範囲第1項記載の半導体集積回路。
 - 3. 発明の詳細な説明

(极 要)

半導体集積回路に関し、

電源電圧の変動に応答して、保護入力ピンの入 力抵抗を増大させることにより、チップ外部から 侵入する雑音を効果的に阻止することを目的とし、

チップ内部に内部回路を有し、該内部回路には 入力論理信号や少なくとも高低2つの電源電圧が、 それぞれの入力ピンを介してチップ外部から印加 される半導体集積回路において、前記、入力論理 信号の入力ピンと内部回路との間に入力抵抗増大 を設け、該入力抵抗増大手段は、前記高低2つの 電源電圧の少なくとも何れか一方の電圧変動に応 答して動作し、該入力ピンと内部回路間の抵抗値 を増大させるように構成している。

(産業上の利用分野)

本発明は、半導体集積回路に関し、詳しくは保 設対象端子の入力抵抗を電源電圧の変動に応答し て増大させ、該端子を介して外部から侵入する雑 音を阻止した半導体集積回路に関する。

 $11 = 0.8 \, V \, max$ 、 $V_{1H} = 2 \, V \, min$ となっている。 したがって、入力ピンの論理レベルが 0 の場合、この論理 0 に重量した $0 \sim 0.8 \, V \, a$ での報音は無視され、また、論理レベルが 1 の場合、この論理 1 に重量した $2 \, V \sim V \, cc$ (電源電圧) までの雑音は無視される。

しかし、このような従来のものにあっては、論理"0"に重量した雑音が 0.8 V を超えた場合や 論理"1"に重量した雑音が 2 V を下回った場合 には雑音を排除することができない欠点があった。

そこで、他の従来例として、上記インパータ 3、4の1つをヒステリシスインパータとしたものがある。ヒステリシスインパータは、高・低 2 段階のしきい値を持ち、論理 * 0 * から論理 * 1 * の検出は、入力電圧が高しきい値を超えたことにより行い、また論理 * 1 * から論理 * 0 * の検出は入力電圧が、低しきい値を下回ったことにはけっている。したがって、ノイズマージンはそれぞれ0 V から高しきい値、 V ccから低しきい値となり、上述の従来のものよりノイズマージン幅が増

対策を必要としている。

(従来の技術)

第8図は従来の半導体集積回路の一部分を示す 図である。この半導体集積回路では、入力ピン1 と内部回路2との間に2つのインバータ3、4を 縦続接続して設け、基板配線L,を介して入力ピン1に伝えられた入力論理信号をインバータ3、 4で整形し、内部回路2で所定の論理変換等を行った後、内部回路2からの出力論理信号を出力ピン5、基板配線L。を介して出力している。なお、 66は半導体集積回路のバッケージを示す。

ところで、第9図に示すように基板配線し、の電位変化が配線間容量等を介して基板配線し、に 湖洩した場合、入力ピン1上には図示するような 雑音が生じる。一般に、上記インパータ3、4等 の入力直旋特性は、ノイズマージンを考慮し、低レベル入力電圧 Viriは若干低目に設定され、例えば、TTLレベルやTTL/CMOSコンパチレベルでは V

えて入力雑音の阻止効果の点で比較的優れている。

(発明が解決しようとする問題点)

しかしながら、このような他の従来例にあって は、ヒステリシスインパータを入力回路に設ける 構成となっていたため、このヒステリシスインパ ータの比較的遅い信号伝達特性によって半導体集 積回路全体の信号伝達特性が悪化するといった問 題点があった。

また、基板配線 L 』に出力された信号は多数の 論理素子で共通使用される接地配線や電源配線を 帰路とし、これらの配線インピーダンスは比較的 大きい。したがって、信号帰路の配線上にはは、 信号のレベルに応じた電圧変動が発生することと なり、例えば、接地配線の場合、第10図に電位と なりにヒステリシスインパータのグランド電位とし 早までは、接地配線では、 が20程度の は、接地配線では なりにとないない。 は、接地配線では ない、最悪で1 V程度の上昇が見られる。その結果、 とステリシスインパータの入力直流特性が変動し、 グランド電位が上昇した場合は、論理 0 ° と高しきい値間の雑音余裕が少なくなり、また、電源電位が低下した場合は、論理 "1 ° と低しきい値間の雑音余裕が少なくなって、耐雑音性が悪化するといった問題点があった。

本発明は、このような問題点に鑑みてなされた もので、電源電圧の変動に応答して、保護入力ピ ンの入力抵抗を増大させることにより、チップ外 部から侵入する雑音を効果的に阻止することを目 的としている。

(問題点を解決するための手段)

本発明では、上記目的を達成するために、チップ内部に内部回路を有し、該内部回路には入力論理信号や少なくとも高低2つの電源電圧が、それぞれの入力ピンを介してチップ外部から印加でれる半導体集積回路において、前記、入力論理信号の入力ピンと内部回路との間に入力抵抗増大手段を設け、該入力抵抗増大手段は、前記高低2つの電源電圧の少なくとも何れか一方の電圧変動に応

はチップの入力端子(入力ピン)P」に接続され、 出力側はトランスミッションゲートGiのソース に接続されている。トランスミッションゲートG iiは一対のNチャネルMOSトランジスタ(以下、 NMOSという) Qiiおよび PチャネルMOSト ランジスタ(以下、PMOSという)Qiiからな り、NMOSQnのゲートは高電源電圧Vc に接 統され、PMOSQ.zのゲートは低電源電圧(本 実施例では接地電位)Cに接続されている。トラ ンスミッションゲートGinのドレインはインバー タ12の入力側に接続され、インパータ12の出力側 は内部回路CKTに接続されている。なお、内部 回路 C K T としては、論理回路や組合わせ論理回 路あるいは論理演算回路など多種多様のものが対 象となるが、本発明の内部回路CKTはこれらの ・機能に限定されるものではない。・

次に、作用を説明する。

一般に、半導体集積回路の出力回路にあっては、 動作時の消費電流が比較的に大きく、電源配線や 接地配線を流れる電流をその動作時において急激 答して動作し、該入力ピンと内部回路間の抵抗値 を増大させるように構成している。

(作用)

本発明では、内部回路から出力論理信号が出力されると、該信号とほぼ同一のタイミングで発生する電源電圧の変動に応答して、入力論理信号の入力ピンと内部回路との間の抵抗値が増大される。したがって、抵抗値が増大されている間では、入力ピンに加えられた雑音が内部回路へ伝達されることはなく、耐雑音性の改善が図られる。

(実施例)

以下、本発明を図面に基づいて説明する。

第1、2回は本発明に係る半導体集積回路の一 実施例を示す例である。

まず、構成を説明する。第1図において、10は 半導体集積回路内に複数設けられたうちの1つの 入力回路を代表して示している。

11はインパータであり、インパータ11の天力側

また、前述した基板実装の高密度化や配線仕様の微細化および多層化に伴って誘導性雑音が入力端子に印加され易くなっており、上述の耐雑音性颗化は問題である。

そこで本実施例では、高電源電圧 Vc や低電源 電圧 G に電圧変動が発生すると、この変動に応答 してトランスミッションゲート G ... のチャネル抵 抗を増大させ、入力端子に印加された雑音が、内部回路CKTに伝達されないようにして耐雑音性の改善を図っている。

以下、第2図のタイミングチャートを参照しながら、本実施例の回路動作を説明する。まず、内部回路CKTからの図示しない出力論理信号に応じて出力論子(図示せず)の電位が第2図(ははのに示すように変化すると、この電位変化とほぼはクイミングで高電圧Vcが+EV(例えば、チェングで高電圧Cが0Vから+βVだけ降下し(第2図(c)参に、低電源電圧Cが0Vから+αVがは上昇する(第2図(d)参照)。一方、入力論子P」には、この入力端子P」に接続された配線で、第2図(b)に示すような雑音が印加されている。

今、入力端子P」に入力している入力論理信号が論理。0°にあって該報音レベルがインパータ11のViiを超えた場合、この報音はインバータ11を通過してトランスミッションゲートGiiに加えられる。このとき、トランスミッションゲートG

Gが変化している間では、保護対象の入力端子P,の入力インピーダンスが増大することとなり、その結果、入力端子P,に加えられる出力論理信号の論理変化に起因する雑音を阻止することができ、耐雑音性の改善を図ることができる。

なお、上記実施例では、2つのインバータ11、12の間に入力抵抗増大手段としてのトランスミッションゲートG...を設けているが、本発明はこれに限定されるものではない。要は保護すべき入力 端子 P. と内部回路 C K T との間に入力抵抗増大 手段を設ければよく、第3~7回にその他の好ま しい態様例をそれぞれ示す。

すなわち、第3図に示すように2つのインバータ11、12の初段側のインバータ11と人力端子との間にトランスミッションゲートG13を設け、それぞれのゲートを高電源電圧Vc および低電源電圧Cに接続してもよく、

あるいは、第4図に示すように初段側のインバータ11と人力端子との間にNMOSQ」を設け、そのゲートを高電源電圧Vc に接続してもよく、

IIONMOSQIIはそのゲートに印加された高電源理圧 Vcの降下(ーBVだけ降下している)によってチャネル抵抗を増大方向に変化しており、また、PMOSQIIもそのゲートに印加された低電源電圧 Gの上昇(+αVだけ上昇している)によってチャネル抵抗を増大方向に変化している。したがって、トランスミッションゲート GIIに加えられた雑音は、その増大方向に変化したチャネル抵抗により通過が阻止され、内部回路 CKTにほきされることはない。

このように本実施例では、入力端子P」と内部回路CKTとの間にトランスミッションゲートG」を設け、このトランスミッションゲートG」を構成するNMOSQ」およびPMOSQ」のそれで変化する高電源電圧Vc および低電源電圧Gを接続し、この高電源電圧Vc および低電源電圧Gの電位変化に応答させてNMOSQ」がよびPMOSQ」のチャネル抵抗を増大させている。

したがって、高電源電圧Vc および低電源電圧

あるいは、第5図に示すように、初段側のイン パータ11と入力端子との間にPMOSQ14を設け、 そのゲートを低電源電圧Gに接続してもよく、

あるいは、第6図に示すように2つのインパー タ11、12の間にNMOSQ.1を設け、そのゲート を高電源電圧Vc に接続してもよく、

なお、2つのインバータ11、12の後段側のインバータ12と内部回路CKTとの間にトランスミッションゲートやNMOSあるいはPMOSを設けこれらを入力抵抗増大手段とすることは上紀各例から容易に考え得ることである。

(発明の効果)

本発明によれば、定電源電圧の変動に応答して、 保護入力ピンの入力抵抗を増大させているので、 該電源電圧の変動と同一要因で発生する保護入力 ピンへの印加雑音を効果的に阻止することができ、 耐雑音性の改善を図ることができる。

4. 図面の簡単な説明・

第1、2図は本発明に係る半導体集積回路の一 実施例を示す図であり、

第1図はその要部を示す回路図、


第2図はその動作を説明するためのタイミング

第3~7図は他の態様例をそれぞれ示す回路図

第8~10図は従来の半導体集積回路を示す図で

第8図はその要部を示す回路図、

第9、10図はその動作を説明するためのタイミ ングチャートである。



CKT:内部回路


PI:入力端子

G.ı:トランスミッションゲート

Vc:高電銀電圧· C:低双极四仟

本免明の一実施例の要部を示す回路図

··· / · ··· : **** 第一 1 一図 ; · · · · · · · · · · · · · · · ·



第1図の動作を説明するためのタイミングチャート 第 2

CKT……内部回路、

P: ……入力端子(入力ピン)、

Gıı、Gız……トランスミッションゲート

(入力抵抗增大手段)、

Q13、Q13……NMOS (入力抵抗增大手段)、


Q14、Q14……PMOS (入力抵抗增大手段)、

Vc ·····高電源電圧、

G……低電源電圧。

富士通株式会社





本発明の他の整排例を示す回路図


第 3 図


本発明の他の態像例を示す回路関

4 🔯


本発明の他の簡様例を示す回路図

第 5 図





第 9 図



従来の半導体集積回路の動作を説明するためのタイミングチャー! 第 10 図

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-117351

(43) Date of publication of application: 10.05.1989

(51)Int.CI.

H01L 27/04

(21)Application number: 62-276321

(71)Applicant : FUJITSU LTD

(22)Date of filing:


30.10.1987


(72)Inventor: OKADA HIROTOSHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To interrupt effectively noise to intrude from the exterior of a chip by a method wherein the input resistance of protective input pins is augmented in response to the fluctuation of a supply voltage. CONSTITUTION: In case an input logical signal which is inputted in an input terminal P1 is a logic '0' and a noise level exceeds the VIL of an inverter, this noise passes through the inverter 11 and is added to a transmission gate G11. At this time, an N-MOS Q11 of the gate11 is changed its channel resistance in the augmenting direction of the noise by the drop of a high supply voltage Vc applied to its gate and a P-MOS Q12 of the gate G11 is also changed its channel resistance in the augmenting direction by an increase in a low supply voltage G applied to its gate. Accordingly, the noise added to the gate G11 is stopped its passage by the channel resistances changed in its augmenting direction and is never transmitted to an internal circuit CKT.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]